

## TÉCNICAS DE SINCRONISMO AO NÍVEL DE BIT EM REDES LOCAIS INTEGRADAS

Eugênio M.L.G. Medeiros\*  
Deptº de Engenharia  
Universidade Federal do Maranhão  
65.000 — São Luis — Ma

William F. Giozza\*\*  
Grupo de Redes de Computadores  
Universidade Federal da Paraíba  
Caixa Postal 10032  
58.100 — Campina Grande — Pb

### RESUMO

Em redes locais, um importante fator a ser considerado na integração de serviços com características de tráfego bastante distintas constitui-se no tipo de sistema de sincronização ao nível de bit adotado para as sub-redes de comunicação. Este trabalho apresenta e discute técnicas de sincronismo ao nível de bit adequadas às redes locais integradas. Em particular, são descritos detalhadamente modelos para análise e dimensionamento de sistemas de transmissão síncrona em sub-redes em anel.

### ABSTRACT

*In local area networks, a major aspect to be considered in the integration of services characterized by their very different traffic requirements is the bit synchronization scheme employed in the communication sub-network. This paper presents and discusses bit synchronization techniques suited for integrated local area networks. Specifically, models for analysis and specifications of synchronous transmission systems for ring sub-networks are described in detail.*

---

\* Atualmente cursando o Mestrado na UFPb

\*\* Professor do DEE/CCT/UFPb

## 1. INTRODUÇÃO

O constante desenvolvimento das redes locais de computadores tem motivado a integração de serviços distintos numa mesma sub-rede de comunicação. Uma categoria de serviços de larga aplicação que se vem procurando integrar em redes locais é a dos serviços com tráfego em tempo real, eg., voz, teleconferência, imagem animada, controle de processos, etc. [1,2,3]

Um processo em tempo real, residente em determinada estação de uma rede, requer que as mensagens por ele geradas cheguem ao destinatário antes que expire um determinado intervalo de tempo sob pena de se perder o conteúdo informativo. Por exemplo, numa transmissão de voz por pacotes, um atraso fim-a-fim (microfone até receptor) superior a 100 ms começa a deteriorar a conversação normal [4]. Essa característica básica dos serviços em tempo real, de estabelecer um tempo máximo de transmissão, indica que os protocolos de controle de acesso à rede onde o atraso de transmissão é limitado (protocolos determinísticos tipo "token", "polling") são naturalmente mais adequados para aplicações dessa natureza.

Todavia, a impossibilidade de se ter serviços integrados em redes locais com protocolos de acesso aleatório como, por exemplo, o CSMA-CD, não assume um caráter absoluto. Um exemplo significativo que demonstra a viabilidade do uso de protocolos aleatórios é o serviço de voz por telefone, desenvolvido pela XEROX para o sistema Ethernet, operando a 10 Mbps [5].

No entanto, à medida que a integração dos serviços vai exigindo taxas de transmissão mais elevadas (>10 Mbps), como no caso, por exemplo, de integração de serviços de imagem animada, os protocolos de acesso aleatório tornam-se inviáveis para integração, em razão do aumento que ocorre no tempo médio de transferência de cada pacote [6]. Assim, observa-se uma tendência no processo tecnológico para se implementar serviços integrados em redes com protocolos de acesso determinísticos, particularmente, com uma estrutura topológica em anel.

Esta opção por configurações de sub-redes em anel com protocolos de controle de acesso determinísticos não decorre ape

nas da robustez das mesmas em lidar com taxas elevadas de transmissão. Tal escolha se fundamenta, também, no fato do sistema de transmissão ao nível de bit, associado a esses protocolos, poder ser do tipo síncrono. A existência de um sistema de transmissão síncrona a nível de bit possibilita a associação da tecnologia de comutação de pacotes com as técnicas digitais de compartilhamento do meio de transmissão tradicionais em telecomunicações: TDM, TDMA, etc. [1]. Tal associação permite uma divisão do meio de transmissão em várias sub-redes de comunicação, cada uma atendendo classes de serviços diferentes. A complexidade e custo das técnicas de compartilhamento analógicas (i.e., FDM) é evitada utilizando-se técnicas exclusivamente digitais.

No presente trabalho se apresentam vários aspectos da sincronização a nível de bit para sub-redes de comunicação em anel, permitindo facilidades de integração de serviços. A secção 2 introduz o conceito de sincronização a nível de bit. Duas soluções básicas para a sincronização do sistema de transmissão digital em redes locais em anel são apresentadas na secção 3. A secção 4 analisa com detalhes a alternativa de sincronização a nível de bit mais adequada às sub-redes em anel com integração de serviços. É apresentado, também, nesta secção, o modelo normalmente utilizado na avaliação do desempenho do sistema de transmissão, discutindo-se os fatores considerados no dimensionamento de um sistema específico.

## 2. TRANSMISSÃO SÍNCRONA PONTO-A-PONTO AO NÍVEL DE BIT

A transmissão de dados (a nível de bits) requer que os bits enviados ao receptor sejam devidamente separados entre si, de tal forma que seja possível distinguí-los na recepção. São duas as maneiras normalmente adotadas para se realizar a demarcação entre bits sucessivos transmitidos serialmente. No primeiro caso, a separação é feita transmitindo-se um bit a cada  $T$  segundos ( $T$  = janela de sinalização). No outro método, um "sinal especial" é colocado entre dois ou mais bits contendo informação. A transmissão que utiliza um símbolo de separação entre os dígitos é chamada de ASSÍNCRONA, a que usa apenas a divisão cadencia da do tempo é denominada de SÍNCRONA.

Na transmissão síncrona, o mecanismo de detecção dos bits no receptor requer a existência de um relógio (base de tempo local) que tenha a mesma frequência (ou a mesma frequência e a mesma fase) que o relógio do transmissor. Tal processo é formado basicamente por três etapas, conforme ilustrado na figura 1.a para um sinal em banda básica tipo ON-OFF:

(a) o sinal de dados recebido é amostrado a cada  $T$  segundos pelo amostrador;

(b) as amostras obtidas são comparadas com um determinado limiar pelo circuito de decisão;

(c) o circuito de decisão determina a qual dígito binário - 0 ou 1 - corresponde cada amostra. Por exemplo, um 1 quando a amostra for maior do que o nível do limiar.

As operações acima descritas são comandadas pelo relógio, ou base de tempo local. Este relógio consiste, na realidade, de uma onda periódica ("onda de relógio"), na frequência de sinalização, que é gerada pelo circuito recuperador da temporização quando excitado pelo sinal recebido (figura 1.b). Os cruzamentos pelo zero dessa onda de relógio são utilizados para cadenciar a geração do circuito amostrador. O circuito recuperador de relógio normalmente utilizado em aplicações locais é constituído por um Phase-Locked Loop (PLL) [7,8].




Figura 1: Detecção de bits no receptor síncrono: (a) sinais; (b) circuito detector.

No processo de obtenção da onda de relógio ocorre um fenômeno que pode afetar bastante a qualidade da transmissão síncrona: o fenômeno do "jitter" (ou tremor), correspondendo à variações aleatórias nos instantes de amostragens do sinal. Essas variações tendem a aumentar a probabilidade de ocorrência de erros na detecção dos bits, acarretando uma queda na qualidade da transmissão. (A rigor, quem realmente sofre variações é a fase da onda de relógio devido ao processo de interação do PLL com o sinal recebido. Mas, oscilações na fase correspondem a oscilações nos cruzamentos pelo zero que, por sua vez, leva a incerteza nos instantes de amostragem).

Para o caso de uma ligação simples entre dois equipamentos (enlace ponto-a-ponto), o "jitter", a princípio, não produz maiores dificuldades. Um projeto acurado do PLL consegue, dentro de certos limites, superar satisfatoriamente o problema. Entretanto, quando o "jitter" ocorre num sistema de enlaces em cadeia, como é o caso das sub-redes de comunicação em anel, ele pode se tornar uma forte limitação no desempenho do sistema por causa do efeito acumulativo decorrente do encadeamento das estações.

A próxima seção apresenta os modos básicos de transmissão e sincronização ao nível de bit em sub-redes de comunicação configuradas em anel.

### 3. MODOS DE TRANSMISSÃO SÍNCRONA NUMA REDE EM ANEL [9]

A transmissão de mensagens numa sub-rede de comunicação em anel envolve a participação não só das interfaces, ou nós de comunicação<sup>(\*)</sup>, das estações de origem e destino das mensagens, mas, também, das interfaces intermediárias que funcionam como *repetidoras*: em cada uma delas, o sinal de dados é recebido, rege

---

(\*) Por interface, ou nó de comunicação, se está designando o dispositivo que conecta uma estação - computadores, periféricos, etc. - ao meio de transmissão compartilhado. Um nó é constituído basicamente por um transceptor, um mecanismo de controle de acesso ao meio e de uma interface com o equipamento usuário da sub-rede (estação) (Fig. 3).



nerado, e retransmitido para a estação seguinte. Dessa forma, a transmissão síncrona numa rede em anel exige a sincronização mútua entre todos os sistemas de transmissão de bits ponto-a-ponto que a compõem.

A sincronização entre os vários nós de comunicação de uma rede em anel pode ser levada a efeito segundo duas estratégias de sincronismo distintas:

- modo SÍNCRONO COERENTE;
- modo SÍNCRONO NÃO-COERENTE.

A principal característica do modo síncrono não-coerente é o fato de existir um relógio para emissão e outro para recepção em cada uma das interfaces de comunicação, conforme ilustrado na figura 2. Nesse caso, os enlaces sucessivos trabalham numa mesma frequência nominal mas não estão sincronizados em fase.




Figura 2: Rede em anel com transmissão síncrona não-coerente.

A base de tempo na recepção, em cada nó de um anel que opera no modo não-coerente, é obtida a partir do próprio sinal de dados sendo utilizado, em geral, um circuito PLL para realizar essa operação. Os bits recebidos são armazenados seqüencialmente em um registrador de deslocamento sob o comando do relógio



*estação monitora*, ou num órgão especial denominado *supervisor*, que também incorpora certas funções de gerenciamento da rede, mas não está conectado a equipamentos que processam informação. Em qualquer dos dois casos, entretanto, existem dois relógios distintos (um para recepção e outro para transmissão) no elemento que aloja o relógio mestre. Assim, da mesma maneira como ocorre em todas as estações de uma rede que opera no modo não-coerente, é necessário um tampão para compatibilizar os desvios de frequência (e também, como será visto na seção 4, as diferenças de fase) que ocorram entre as duas bases de tempo.

Os dois modos de transmissão acima descritos configuram esquemas de sincronização com características bastante específicas. No modo síncrono coerente, o sistema de sincronização apresenta um caráter eminentemente *centralizado*, cabendo ao elemento que fornece o relógio mestre a maior parte da responsabilidade na manutenção do sincronismo. Enquanto, por exemplo, uma paralização do relógio central interrompe por completo a operação da rede, o desligamento e o "bypass" de uma das estações com relógios escravos acarreta apenas um transitório no sincronismo do sistema que pode ser prontamente recuperado. Por outro lado, o modo síncrono não-coerente é essencialmente descentralizado e o mecanismo de temporização da rede não é confiado ao comando de uma única estação central. Ao contrário, todas as estações participam com relógios próprios que são relativamente autônomos.

Quando comparados do ponto de vista da confiabilidade, o esquema de sincronização descentralizado tende a ser menos vulnerável em razão da divisão de funções de temporização por todas as interfaces da rede. Entretanto, mesmo apresentando essa relativa vantagem de ser mais confiável, o sistema de sincronização não-coerente, que é descentralizado, não parece ser o mais indicado para aplicações em redes que visam a integração de serviços. Dois motivos, basicamente, estabelecem essa limitação:

(a) a diminuição na vazão de dados ("<sup>h</sup>throughput") da rede provocada pela existência dos "buffers" em cada uma das interfaces [6];

(b) a dificuldade de implementação de um sistema de multiplexação devido a ausência de um relógio central comandando a temporização da rede.



Sendo assim, a tendência tecnológica atual inclina-se para utilizar a transmissão síncrona coerente nas redes em anel com integração de serviços.

Com o intuito de se evitar uma dependência grande no modo síncrono-coerente em relação a uma única estação, costuma-se adotar uma estratégia de sincronismo híbrida onde o relógio mestre muda temporariamente de localização. Tais esquemas são centralizados durante os intervalos entre as mudanças de estação monitora mas podem ser considerados distribuídos se observados ao longo de todo período de funcionamento da rede. Um exemplo significativo é a rede em anel desenvolvida pelo laboratório da IBM, em Zurique, na qual a estação monitora é alternada em situações especiais tais como inserção e remoção de estações, anomalias nos sinais de controle, etc. [10]

#### 4. TÉCNICA DE SINCRONIZAÇÃO COERENTE

Nas secções anteriores, observou-se que a principal característica da sub-rede de comunicação de uma rede em anel é ser composta pelo encadeamento de várias interfaces de comunicação que operam como repetidoras. Nas redes que funcionam no modo de transmissão síncrono coerente, as bases de tempo locais de cada interface ativa são derivadas sucessivamente do sinal circulante no anel. Essas derivações sucessivas da onda de relógio geram o processo de acumulação do "jitter" de fase na onda de relógio que assume um papel central no dimensionamento do sistema de transmissão desse tipo de rede. A modelagem do sistema de transmissão para análise do "jitter" é feita partindo-se o anel entre a interface que fornece o relógio mestre e a interface imediatamente anterior, transformando o anel numa cadeia aberta.

##### 4.1. Modelagem do Sistema de Transmissão

A análise da acumulação do "jitter" numa cadeia de repetidores que utilizam PLL's como circuitos recuperadores de relógio é feita a partir de considerações que possibilitam modelar o PLL como um dispositivo linear e invariante no tempo. [7] Neste caso, admitindo-se que o "jitter" acumulado até a N-ésima es

tação não cresça ao ponto de invalidar a aproximação linear do modelo do sistema, pode-se representar a cadeia de repetidores pelo esquema mostrado na figura 4, onde a fase de saída do (N-1)-ésimo repetidor é a fase de entrada do repetidor seguinte (N).




Figura 4: Modelo de uma cadeia de Phase-Locked Loops.

O modelo do sistema de transmissão em cadeia deve ser tomado de forma diferente em função da fonte de "jitter" que se pretenda analisar. Duas fontes de "jitter" são, normalmente, consideradas: o *jitter sistemático*, gerado essencialmente pela Interferência Entre Símbolos (IES) [11] e pelas imperfeições nos circuitos dos PLL's, e o *jitter aleatório*, provocado pelo ruído gaussiano aditivo presente no sistema [12], [13], [7]. Em geral, procura-se obter através do modelo da cadeia a densidade espectral de potência e a variância estatística do jitter acumulado. De posse destes dois parâmetros é possível se avaliar os efeitos do jitter sobre o desempenho do sistema de transmissão.

Para o jitter sistemático, o modelo adotado se baseia nas seguintes hipóteses [7]:

- (a) o ruído aditivo é desprezível;
- (b) todos os repetidores, e secções do suporte de transmissão, têm funções de transferência idênticas;
- (c) o formato do sinal na entrada de cada receptor é o mesmo;
- (d) a diferença de frequência entre a frequência do sinal transmitido e a frequência de qualquer dos osciladores locais é idêntica para todas as interfaces de comunicação.

Admitindo-se, então, que a largura de banda dos PLL's é estreita o suficiente em relação à distribuição do jitter sistemático, pode-se considerar o jitter como sendo um ruído branco. Nesses termos, a fonte de jitter sistemático é a mesma para todos os repetidores conforme o modelo apresentado na figura 5.a. A densidade espectral de potência do jitter é uma função do formato do pulso, da sequência de dados transmitida e do tipo de detector de fase empregado nos PLL's [7], [14], [13], [15].




Figura 5: Modelos para análise da acumulação do "jitter":  
(a) sistemático; (b) aleatório.

Para o caso da acumulação do jitter aleatório, o modelo da cadeia de repetidores admite as hipóteses feitas anteriormente, excetuando-se a primeira delas. Todavia, ao contrário do que ocorre com o jitter sistemático, a fonte de ruído de um repetidor é estatisticamente independente das fontes dos demais repetidores, isto é, as fontes são não correlacionadas. Apesar de independentes, essas fontes apresentam a semelhança de serem modeladas como ruídos brancos de mesma potência. Nesses termos, a ação do jitter aleatório sobre a cadeia de repetidores pode ser analisada pelo modelo apresentado na figura 5b.

O jitter dominante nos sistemas em cadeia é o sistemático, principalmente o que é gerado pela IES. Entretanto, quando se deseja maior precisão na análise pode-se levar em conta o efeito do ruído, de forma aproximada, adicionando-se a variância do jitter por ele gerado à variância do jitter da IES.

#### 4.2. Circuito Recuperador do Relógio (PLL)

Os modelos discutidos na secção anterior não fazem restrições quanto à ordem do PLL que se empregue na recuperação do relógio. Esses modelos têm sido utilizados na análise de cadeias de repetidores que empregam PLL's de 2a. e 3a. ordem. Shinamura et al [16], Meyr [14] consideram um PLL de 2a. ordem com um filtro ativo passa-baixa com correção de fase ("lag-lead") e alto ganho. Wu [17] repete o estudo para PLL's de 2a. ordem adotando uma forma canônica de filtro passa-baixa, e.g., o filtro RC. Müller et al [18] utilizam PLL's de 3a. ordem, não convencionais do tipo "charge-pump". Em todos os casos os resultados sobre acumulação de jitter são muito semelhantes, independentemente do tipo de PLL que se use, chegando-se a duas conclusões fundamentais:

(a) o jitter cresce proporcionalmente ao número de repetidores;

(b) a acumulação do jitter é menor para cadeias que usem PLL's com fator de amortecimento ( $\xi$ ) mais elevado.

No entanto, para se escolher a ordem do PLL e o tipo de filtro a ser implementado é preciso levar em conta outros fatores, além da redução do jitter acumulado, ou das questões práticas usuais, tais como simplicidade de construção, custo, etc. O ponto chave a ser considerado é a própria característica dinâmica dos PLL's. À medida que se aumenta o fator de amortecimento de um PLL (visando-se diminuir o jitter) sua resposta transitória torna-se mais lenta, prejudicando o desempenho do circuito na manutenção ("tracking") e aquisição do sincronismo [19], [20]. Por conseguinte, a definição das características de um PLL passa por uma solução de compromisso que compatibilize as exigências conflitantes entre o controle da acumulação do jitter no sistema e uma boa resposta transitória.

A necessidade de se obter uma solução de compromisso torna impraticável o emprego de PLL's de 2a. ordem com filtros passa-baixa clássicos (ou até mesmo PLL's de 1a. ordem) apesar de serem as soluções mais simples e econômicas. Nesses casos, não existem meios de se alcançar o compromisso porque não há grau de liberdade suficiente (no mínimo dois) para o projeto do PLL. O estabelecimento de uma característica define implicitamente a ou



tra sempre de uma forma contrária ao que é desejável. Por exemplo: o controle do jitter implica em uma resposta transitória lenta, e vice-versa.

Com PLL's de 2a. ordem a configuração de filtro mais adequada é a do filtro passa-baixa com correção de fase ("lag-lead filter"). A versão ativa com amplificador de alto ganho é a que melhor se presta à obtenção do compromisso uma vez que se pode aumentar o ganho do PLL, e conseqüentemente melhorar a resposta transitória, sem modificar o valor do fator de amortecimento [19].

PLL's de 3a. ordem incorporam as mesmas qualidades daqueles de 2a. ordem. Todavia, o projeto do circuito é mais complicado. Uma boa análise introdutória sobre o problema pode ser obtida nas referências [21], [22], [18].

#### 4.3. Dimensionamento do Sistema de Transmissão

No dimensionamento de uma cadeia de repetidores como no caso das redes em anel, é importante que se conheça tanto o *jitter acumulado*, quanto o *jitter de alinhamento*. Este último representa a quantidade pela qual o instante de amostragem do N-ésimo repetidor está desalinhado em relação ao instante de amostragem ideal. Como é visto em seguida o jitter de alinhamento desempenha um papel fundamental na ocorrência do fenômeno de *perdas de ciclos*, (i.e., perda de sincronismo).

Um primeiro inconveniente da presença do jitter acumulado é uma incerteza na diferença de fase dos relógios de saídas e de entrada da estação monitora (ou do órgão supervisor). Essa desigualdade implica na necessidade de se colocar um tampão para realizar a compensação entre as duas bases de tempo. O tampão deve ser escolhido de forma que a probabilidade de sobrecarga e de esvaziamento sejam tão pequenas que se tornem insignificantes quando comparadas com a probabilidade de erros na transmissão causados pelo ruído térmico. O comprimento do buffer é essencialmente determinado pela variância do jitter acumulado. Em geral, uma capacidade de armazenamento da ordem de uma dezena de bits é suficiente. Um tampão maior pode ainda servir para outras funções tais como aumento artificial do anel lógico, interconexão de redes, etc. Um método para se calcular o comprimento do tampão é



encontrado nas referências [23], [22].

Um segundo problema causado pelo jitter é a possibilidade de ocorrência de perdas de ciclos ("cycle slips") pelo PLL, decorrentes do aumento a cada estação da diferença de fase entre o sinal que chega ao receptor e a onda de relógio local, ou seja, do aumento do jitter de alinhamento.

A perda de ciclo, ou ciclos, significa que o PLL perde a sincronização de fase temporariamente e a recupera após um ou vários ciclos mais tarde. Cada perda de ciclo introduz um surto de bits errados na transmissão síncrona. Por conseguinte, num sistema de transmissão bem projetado, a ocorrência de perdas de ciclos deve ser consideravelmente menos freqüente que erros isolados na detecção de bits produzidos pelo ruído aditivo.

O indicador normalmente empregado para avaliar a ação do jitter sobre o sistema de sincronismo de um sistema em cadeia é a *taxa média de falhas de sincronização*, ou *taxa de perda de ciclos*, definida como o inverso do tempo médio entre a perda de dois ciclos. O cálculo dessa taxa de perda de ciclos não é simples e requer métodos matemáticos sofisticados devido à natureza não-linear e estatística do fenômeno. Apesar de uma solução exata do problema mostrar-se impossível [20], [14], existem, no entanto, soluções numéricas das equações que descrevem (aproximadamente) o processo de perda de ciclos, permitindo adiantar algumas conclusões:

- a) para pequenas variâncias do jitter de alinhamento, as perdas de ciclos são eventos bastante raros;
- b) a taxa de perdas de ciclos é determinada basicamente por três parâmetros:
  - a variância do jitter após um repetidor (ou estação), que depende, por sua vez, da banda passante do PLL e da IES;
  - o fator de amortecimento do PLL;
  - o número de estações.

A incidência de falhas na sincronização do anel apresenta um crescimento acentuado com o número de repetidores, de tal forma que

nos sistemas práticos o número máximo de estações não deve ser excessivamente grande. Nota-se também que um fator de amortecimento do PLL muito baixo implica numa taxa de perdas de ciclos alta.

#### 4.4. Exemplos

A título de ilustração são dispostos nesta última seção alguns exemplos sobre sistemas de transmissão digital em cadeia.

Duttweiler [7] apresenta resultados numéricos para um sistema de 70 estações, admitindo que o jitter proveniente do ruído térmico é desprezível. Observa-se para esse caso um jitter de alinhamento total de aproximadamente 3% da janela de sinalização T, ou seja, da ordem de 10 graus.

Shinamura [16] mostra curvas que descrevem a dependência do jitter com o fator de amortecimento e fornece um método para se obter a solução de compromisso mencionada na seção 4.2. É demonstrado que para uma cadeia de PLL's de 2a. ordem o fator de amortecimento tem um valor ótimo entre 5 e 8 para um sistema com até 100 repetidores, e entre 15 e 18 para uma cadeia de 1.000 repetidores.

Meyr et al [14] mostram resultados numéricos e experimentais sobre a taxa de falhas de sincronização para uma cadeia de PLL's de 2a. ordem. Consegue-se calcular, por exemplo, que para PLL's com largura de banda de 60 kHz, fator de amortecimento  $\geq 5$ , e uma taxa de falhas de sincronismo estipulada menor ou igual a  $1.6 \times 10^{-10}$ , o número máximo de repetidores é de 350.

Em termos de uma cadeia de repetidores constituindo uma rede em anel, pode-se enumerar algumas características do anel síncrono desenvolvido pela IBM [10], [24], [22], [18]. O sistema de transmissão opera a uma taxa de 4 Mbps, e usa PLL's de 3a. ordem tipo "charge-pump", com largura de banda de 80 kHz, fator de amortecimento de 5,5. A partir desses parâmetros é dimensionado um "buffer" para a estação monitora de 12 bits de comprimento, supondo um anel síncrono com mais de 200 estações. O fator de amortecimento é determinado como uma solução de compromisso pelo método desenvolvido por Shinamura [16], observando-se, experimentalmente, um tempo máximo médio de 2 ms para o sistema entrar um regime ca

da vez que uma estação é ligada ou desligada.

Resultados preliminares sobre a modelagem e o dimensionamento de um sistema específico de transmissão para um anel ótico síncrono integrando serviços à taxas da ordem de 100 Mbps são apresentados pelos autores num outro trabalho [25].

## 5. CONCLUSÃO

O trabalho apresenta vários aspectos do sincronismo a nível de bit em um sistema de transmissão digital (sub-rede de comunicação) adequado às redes locais em anel integrando serviços. Entre as duas alternativas normalmente empregadas para se realizar a sincronização, o esquema síncrono coerente destaca-se como mais compatível para redes integradas em anel. Nesse modo de sincronização, o principal problema apresentado é a acumulação de "jitter" nas fases dos relógios ao longo da cadeia de repetidores. É necessário um projeto cuidadoso dos circuitos recuperadores de relógio (PLL) a fim de minimizar os efeitos da acumulação do "jitter", sem prejudicar a resposta transitória do sistema nos casos de inserção e remoção de repetidores. O desempenho do sistema de sincronização pode ser avaliado através da taxa média de falhas de sincronização, ou taxa de perdas de ciclos ("cycle slips rate"). Alguns exemplos ilustram os valores normalmente atingidos pelos parâmetros de um sistema específico.

## REFERÊNCIAS BIBLIOGRÁFICAS

- [ 1 ] GIOZZA, W.F. - "Tecnologia de Redes Locais com Fibras Óticas". Anais do 2º Simpósio Brasileiro sobre Redes de Computadores, Campina Grande, Pb, Abril, 1984.
- [ 2 ] SHIMIZU, H. - "A Synchronously Triggered Packet Loop for Wideband and Multiplied Services Communications". GLOBE COM'83, pp. 382-386.
- [ 3 ] ZUCCHI, W.L. & RUGGIERO, W.V. - "Redes Locais com Integração de Serviços de Voz e Dados". Anais do 2º Simpósio Brasileiro sobre Redes de Computadores, Campina Grande, Pb, Abril, 1984.
- [ 4 ] BRADY, P.T. - "Effects of Transmission Delay on Conversational Behavior on Echo-Free Telephone Circuits". B.S.T.J., 50, nº 1, Janeiro, 1971, pp. 115-134.
- [ 5 ] SWINEHART, D.C. et al. - "Adding Voice to Office Computer Network". GLOBECOM'83, pp. 392-398.
- [ 6 ] BUX, W. - "Local Area Subnetworks: A Performance Comparison". IEEE Transactions on Communication, Vol. COM-29, nº 10, Outubro, 1981.
- [ 7 ] DUTTWEILER, D.L. - "The Jitter Performance of Phase-Locked Loops Extracting Timing From Baseband Data Waveforms". B.S.T.J. 55, nº 1, Janeiro, 1976, pp. 37-58.
- [ 8 ] ROZA, E. - "Analysis of Phase-Locked Timing Extraction Circuits for Pulse Code Transmission". IEEE Transactions on Communications, Vol. COM-22, nº 9, Setembro, 1974.
- [ 9 ] GIOZZA, W.F.; ARAÚJO, J.F.M.; MOURA, J.A.B. e SAUVÉ, J.P., "Meio de Transmissão em Redes Locais de Computadores", Relatório Técnico RT-14/84, GRC/UFPb, Outubro, 1984.
- [ 10 ] BUX, W. et al. - "Architecture and Design of a Reliable Token-Ring Network". IEEE Journal on Selected Areas in Communications, Novembro, 1983.

- [1] LUCKY, R.W. et al. - "Principles of Data Communications". USA, McGraw-Hill, 1968.
- [12] BYRNE, C.J. et al. - "Systematic Jitter in a Chain of Digital Regenerators". B.S.T.J., 42, n° 6, Novembro, 1963, pp. 2679-2714.
- [13] SALTZBERG, B.R. - "Timing Recovery for Synchronous Binary Data Transmission", B.S.T.J., 46, n° 3, Março, 1967, pp. 593-622.
- [14] MEYR, H. et al. - "Synchronization Failures in a Chain of Repeaters". GLOBECOM'82, pp. 859-868.
- [15] ASCHEID, G. & MEYR, H. - "Cycle Slips in Phase-Locked Loops". IEEE Transactions on Communications, Vol. COM-30, n° 10, Outubro, 1982.
- [16] SHINAMURA, T. & EGUCHI, I. - "An Analysis of Jitter Accumulation in a Chain of PLL Timing Recovery Circuits". IEEE Transactions on Communications, Vol. COM-25, n° 9, Setembro, 1977.
- [17] WU, J. & VARMA, E.L. - "Analysis of Jitter Accumulation in a Chain of Digital Regenerators". GLOBECOM'82, pp. 653-656.
- [18] MÜLLER, H.R. et al. - "Transmission in a Synchronous Token Ring", Proc. IFIP TC 6 International In-Depth Symposium on Local Computer Networks, Florence, Italia, 1982, pp. 125-149.
- [19] BLANCHARD, A. - "Phase-Locked Loops: Application to Coherent Receiver Design". USA, John Wiley & Sons, 1976.
- [20] GARDNER, F.M. - "Phaselock Techniques". 2a. ed., USA, John Wiley & Sons, 1979.
- [21] GARDNER, F.M. - "Charge-Pump Phase-Lock Loops". IEEE Transactions on Communications, Vol. COM-28, n° 11, Novembro, 1980.



- [22] MEYR, H. et al. - "Synchronization Design Criteria for a Token Ring". GLOBECOM'83, pp. 447-455.
- [23] BATES, R.J.S. - "A Model for Jitter Accumulation in Digital Networks". GLOBECOM'83, pp. 145-149.
- [24] MEYR, H. et al. - "Manchester Coding With Predistortion: on Efficient and Simple Transmission Technique in Local Digital Ring Networks". IEEE National Telecommunication Conference, Dezembro, 1980.
- [25] GIOZZA, W.F. & MEDEIROS, E. - "Sistema de Transmissão Digital por Fibras Óticas para Redes Locais Integradas em Anel", a ser submetido ao 3º Simpósio Brasileiro de Telecomunicações (3º SBT).